Napredna embalaža je eden od tehnoloških vrhuncev obdobja 'Več kot Moore'.Ker postaja čipe vedno težje in dražje miniaturizirati v vsakem procesnem vozlišču, inženirji postavljajo več čipov v napredne pakete, tako da se jim ni več treba truditi, da bi jih zmanjšali.Ta članek vsebuje kratek uvod v 10 najpogostejših izrazov, ki se uporabljajo v napredni tehnologiji pakiranja.
2.5D paketi
Paket 2.5D je napredek tradicionalne tehnologije pakiranja 2D IC, ki omogoča natančnejšo linijo in izrabo prostora.V paketu 2,5D so gole matrice zložene ali nameščene ena ob drugi na vmesni sloj s silicijevim prehodom (TSV).Osnovna ali vmesna plast zagotavlja povezljivost med čipi.
Paket 2.5D se običajno uporablja za vrhunske ASIC, FPGA, GPE in pomnilniške kocke.Leta 2008 je Xilinx svoje velike FPGA razdelil na štiri manjše čipe z višjimi izkoristki in jih povezal s silicijevim vmesnim slojem.Tako so se rodili paketi 2.5D, ki so se sčasoma začeli široko uporabljati za integracijo procesorjev s pomnilnikom visoke pasovne širine (HBM).
Diagram paketa 2,5D
3D embalaža
V paketu 3D IC so logične matrice zložene skupaj ali s pomnilniško matrico, kar odpravlja potrebo po izdelavi velikih sistemov na čipih (SoC).Matrice so med seboj povezane z aktivnim vmesnim slojem, medtem ko paketi 2.5D IC uporabljajo prevodne izbokline ali TSV za zlaganje komponent na sloj vmesnega sloja, paketi 3D IC povezujejo več plasti silicijevih rezin s komponentami s pomočjo TSV.
Tehnologija TSV je ključna omogočitvena tehnologija v ohišjih 2,5D in 3D IC, industrija polprevodnikov pa uporablja tehnologijo HBM za proizvodnjo čipov DRAM v ohišjih 3D IC.
Prečni prerez paketa 3D kaže, da je navpična medsebojna povezava med silicijevimi čipi dosežena s kovinskimi bakrenimi TSV.
Chiplet
Čipleti so druga oblika 3D IC embalaže, ki omogoča heterogeno integracijo komponent CMOS in komponent, ki niso CMOS.Z drugimi besedami, to so manjši SoC-ji, imenovani tudi čipleti, namesto velikih SoC-jev v paketu.
Razčlenitev velikega SoC na manjše, manjše čipe nudi višje donose in nižje stroške kot ena gola matrica.čipleti omogočajo oblikovalcem, da izkoristijo široko paleto IP-jev, ne da bi morali razmisliti, katero procesno vozlišče uporabiti in katero tehnologijo uporabiti za njegovo izdelavo.Za izdelavo čipa lahko uporabijo široko paleto materialov, vključno s silicijem, steklom in laminati.
Sistemi, ki temeljijo na čipletih, so sestavljeni iz več čipletov na vmesnem sloju
Paketi Fan Out
V paketu Fan Out je "povezava" razpršena s površine čipa, da zagotovi več zunanjih V/I.Uporablja epoksidni material za vlivanje (EMC), ki je v celoti vdelan v matrico, kar odpravlja potrebo po postopkih, kot so udarjanje rezin, fluksiranje, montaža na flip-chip, čiščenje, pršenje na dnu in strjevanje.Zato tudi ni potrebna vmesna plast, zaradi česar je heterogena integracija veliko lažja.
Tehnologija Fan-out ponuja manjši paket z več V/I kot druge vrste paketov, leta 2016 pa je bila tehnološka zvezda, ko je Apple lahko uporabil tehnologijo pakiranja TSMC za integracijo svojega 16nm aplikacijskega procesorja in mobilnega DRAM-a v en sam paket za iPhone 7.
Pahljačasta embalaža
Pahljačasto pakiranje ravni rezin (FOWLP)
Tehnologija FOWLP je izboljšava embalaže na ravni rezin (WLP), ki zagotavlja več zunanjih povezav za silicijeve čipe.Vključuje vdelavo čipa v epoksidni material za oblikovanje in nato izdelavo sloja za prerazporeditev visoke gostote (RDL) na površini rezine in nanašanje kroglic za spajkanje, da se oblikuje rekonstituirana rezina.
FOWLP zagotavlja veliko število povezav med paketom in aplikacijsko ploščo, in ker je substrat večji od matrice, je korak matrice dejansko bolj sproščen.
Primer paketa FOWLP
Heterogena integracija
Integracija različnih komponent, proizvedenih ločeno v sklope višje ravni, lahko poveča funkcionalnost in izboljša značilnosti delovanja, tako da lahko proizvajalci polprevodniških komponent združijo funkcionalne komponente z različnimi procesnimi tokovi v en sklop.
Heterogena integracija je podobna sistemu v paketu (SiP), vendar namesto združevanja več golih matric na enem substratu združuje več IP-jev v obliki čipov na enem substratu.Osnovna ideja heterogene integracije je združiti več komponent z različnimi funkcijami v istem paketu.
Nekaj tehničnih gradnikov heterogene integracije
HBM
HBM je standardizirana tehnologija za shranjevanje skladov, ki zagotavlja kanale z visoko pasovno širino za podatke znotraj sklada ter med pomnilnikom in logičnimi komponentami.Paketi HBM zložijo pomnilniško matrico in jih povežejo skupaj prek TSV, da ustvarijo več V/I in pasovne širine.
HBM je standard JEDEC, ki vertikalno integrira več plasti komponent DRAM znotraj paketa, skupaj s procesorji aplikacij, grafičnimi procesorji in procesorji SoC.HBM je v prvi vrsti implementiran kot paket 2.5D za vrhunske strežnike in omrežne čipe.Izdaja HBM2 zdaj obravnava omejitve zmogljivosti in takta začetne izdaje HBM.
HBM paketi
Vmesni sloj
Vmesna plast je cev, skozi katero se električni signali prenašajo iz gole matrice ali plošče z več čipi v paketu.Je električni vmesnik med vtičnicami ali konektorji, ki omogoča, da se signali širijo dlje in se povezujejo z drugimi vtičnicami na plošči.
Vmesna plast je lahko izdelana iz silicija in organskih materialov ter deluje kot most med matrico z več matricami in ploščo.Silikonske vmesne plasti so preizkušena tehnologija z visoko fino gostoto V/I in zmožnostmi oblikovanja TSV ter igrajo ključno vlogo pri pakiranju 2,5D in 3D čipov IC.
Tipična izvedba sistemsko razdeljenega vmesnega sloja
Prerazporeditvena plast
Prerazporeditveni sloj vsebuje bakrene povezave ali poravnave, ki omogočajo električne povezave med različnimi deli paketa.Je plast kovinskega ali polimernega dielektričnega materiala, ki ga je mogoče zložiti v paket z golo matrico, s čimer se zmanjša razmik V/I velikih naborov čipov.Plasti za prerazporeditev so postale sestavni del paketnih rešitev 2,5D in 3D, kar čipom na njih omogoča medsebojno komunikacijo z uporabo vmesnih plasti.
Integrirani paketi, ki uporabljajo plasti redistribucije
TSV
TSV je ključna implementacijska tehnologija za 2,5D in 3D rešitve za pakiranje in je rezina, polnjena z bakrom, ki zagotavlja navpično medsebojno povezavo skozi rezino silicijeve rezine.Teče skozi celotno matrico, da zagotovi električno povezavo in tvori najkrajšo pot od ene strani matrice do druge.
Skoznje luknje ali vie so vrezane do določene globine s sprednje strani rezine, ki se nato izolira in zapolni z nanosom prevodnega materiala (običajno bakra).Ko je čip izdelan, se z zadnje strani rezine stanjša, da se razkrijejo odprtine in kovina, ki je odložena na hrbtni strani rezine, da se zaključi povezava TSV.
Čas objave: jul-07-2023